FPGA Designer

Wij zijn op zoek naar een FPGA Designer met minimaal 3 jaar ervaring die in de railway sector wil werken.

• 
  Je hebt een bachelor- of masterdiploma in elektronische, computer- of elektromechanische engineering
• Je hebt meer dan 3 jaar ervaring in FPGA of ASIC ontwikkeling
• Gevorderde kennis van VHDL, Verilog is een pluspunt
• kennis van programmeertalen (C/C++, Python, ...)
• Kennis van simulatietools die nodig zijn voor de verificatie van VHDL code, zoals: Modelsim, QuestaSim, Cadence, ....
• Gevorderde kennis in timinganalyse
• Ervaring in FPGA-architectuurontwerp, met inbegrip van microprocessor softcores (Nios, Microblaze, RISC-V), hybride (Zynq, ARM, MIPS ...) en met inbegrip van de belangrijkste interne bussen (AMBA, Avalon, ...)
• Operationele kennis van hardware-elektronica
• Kennis in signaalverwerking (algoritmen, DSP, ...)
• Je spreekt vloeiend Engels, een andere taal is een pluspunt

Je kan rekenen op een marktconform salaris aangevuld met diverse extralegale voordelen zoals:

• 
  Uitgebreide opleidingsmogelijkheden via AUSY university
• Maaltijdcheques
• Ecocheques
• Hospitalisatieverzekering
• Groepsverzekering
• Netto maandvergoeding.
• Via cafetariaplan keuze uit een wagen met tankkaart en verzekering of een km vergoeding
• Eindejaarspremie en dubbel vakantiegeld
• 32 verlof- & ADV dagen
• Toegang tot een platform met diverse kortingen bij allerhande aankopen
• Gratis deelname aan technische events en bedrijfsevenementen, denk maar aan onze technische workshops en onze AUSY Family Day
• Je krijgt een mooie bonus als je via jouw netwerk een nieuwe AUSY collega aanreikt !

And last but not least een persoonlijke mensgerichte begeleiding doorheen jouw projecten

AUSY is gespecialiseerd in technische projecten in engineering en IT.

Onze consultants en freelancers realiseren dagelijks projecten bij onze klanten of werken mee aan onze eigen projecten. Zowel in België als internationaal. Afhankelijk van het soort project, bieden ook onze inhouse Technical Design Centers of Digital Solutions Teams de nodige ondersteuning.

We doen méér dan louter jouw ambities met organisaties en technische projecten verbinden. We vinden het belangrijk om een fijne band met je uit te bouwen en jou te ondersteunen waar nodig: door opleiding, begeleiding, advies, of gewoon een luisterend oor.

Graag meer info? Neem gerust met mij contact op !

Milandra Kerkhofs

09/395 07 86

milandra.kerkhofs@cx.ausy.be

You are responsible for the following tasks:

• Support the Project Engineering Manager in writing the project requirements specification
• Translate the architecture into VHDL language according to the requirements specification (HwPCRS) and safety requirements (PCHA)
• Simulate and verify the new blocks and their integration into the new architecture
• Write the Programmable Component Delivery Note (HwPCRN)
• Simulate and verify the Toplevel architecture by means of scenarios covering the maximum functional and security requirements
• Propose and implement the use of softcore (IP, embedded processors)
• Support the software development and hardware design teams in which the programmable component is inserted